A(略)-電子工業(yè)生產(chǎn)設(shè)備

設(shè)備名稱：12吋硅鍺硅源漏選擇性外延系統(tǒng)，該設(shè)備用于CFET/GAA器件的源漏外延工藝，面向高性能SRAM的CMOS晶體管研發(fā)需要同時引典型的CFET器件結(jié)構(gòu)由上層的NFET和下層的PFET構(gòu)成。CFE (略) 結(jié)構(gòu)與22/14納米節(jié)點技術(shù)有 (略) 別。在工藝方法上，下層的PFET (略) 采用的是摻B的SiGe選擇性外延，上層NFET (略) 采用的是SiP選擇性外延，上下兩個外延層用介質(zhì)隔離。PFET源漏SiGe外延層中的Ge組分隨著器件尺寸的微縮越來越高，源 (略) 域的輪廓形貌也發(fā)生了明顯的變化。器件結(jié)構(gòu)變化給選擇性源漏外延技術(shù)帶來了非常大的挑戰(zhàn)。由于工藝金屬沾污管控的影響，此設(shè)備不能與12吋硅鍺硅超晶格疊層外延系統(tǒng)混用，需要單獨購置。采購數(shù)量1臺。